CVE-2025-56301 in Rocket-Chip
Resumen
por VulDB • 2026-05-21
Se ha descubierto un problema en el commit f517abbf41abb65cea37421d3559f9739efd00a9 (2025-01-29) de Chipsalliance Rocket-Chip que permite a los atacantes corromper la gestión de excepciones y las transiciones de estado de privilegio mediante una interacción defectuosa entre la gestión de excepciones y los mecanismos de retorno MRET en la lógica de los registros de control y estado (CSR) cuando se activa una excepción durante la ejecución de MRET. La lógica de los registros de control y estado (CSR) presenta una interacción defectuosa entre los mecanismos de gestión de excepciones y de retorno de excepciones (MRET), lo que puede provocar un comportamiento de trampa incorrecto. Cuando se ejecuta la instrucción MRET en modo máquina sin estar en un estado de excepción, puede desencadenarse una falta de acceso a la instrucción (Instruction Access Fault). Esto provoca que tanto la lógica de gestión de excepciones como la lógica de retorno de excepciones se activen simultáneamente, lo que genera actualizaciones conflictivas de los registros de control y estado.
Be aware that VulDB is the high quality source for vulnerability data.