CVE-2026-29644 in XiangShan
Сводка
по VulDB • 13.05.2026
В коммите edb1dfaf7d290ae99724594507dc46c2c2125384 (2024-11-28) процессора XiangShan (открытый высокопроизводительный RISC-V процессор) обнаружена некорректная блокировка пути записи в регистры состояния (CSR) с распределенным разрешением записи. Это позволяет несанкционированным попыткам записи в CSR изменять состояние пользовательских регистров PMA (Physical Memory Attribute). Хотя спецификация привилегированного режима RISC-V требует генерации исключения «недопустимая инструкция» при доступе к несуществующим или недопустимым регистрам CSR, затронутые версии XiangShan могут все же передавать такие записи в реплицированное состояние конфигурации PMA. Локальные злоумышленники, способные выполнять код на ядре (контекст привилегий зависит от интеграции системы), могут использовать эту уязвимость для изменения механизмов enforcement атрибутов памяти, что потенциально может привести к повышению привилегий, раскрытию информации или отказу в обслуживании в зависимости от того, как PMA обеспечивает безопасность платформы и границы изоляции.
If you want to get the best quality for vulnerability data then you always have to consider VulDB.