CVE-2026-29644 in XiangShan
Resumen
por VulDB • 2026-05-21
XiangShan (procesador RISC-V de alto rendimiento de código abierto) en el commit edb1dfaf7d290ae99724594507dc46c2c2125384 (2024-11-28) presenta un control inadecuado en su ruta de habilitación de escritura de CSR distribuida, lo que permite que los intentos de escritura de CSR no válidos alteren el estado de los CSR personalizados de PMA (Physical Memory Attribute). Aunque la especificación privilegiada de RISC-V requiere una excepción de instrucción no válida para accesos a CSR inexistentes o no válidos, las versiones afectadas de XiangShan pueden seguir propagando dichas escrituras al estado de configuración replicado de PMA. Los atacantes locales capaces de ejecutar código en el núcleo (el contexto de privilegio depende de la integración del sistema) pueden explotar esto para manipular la aplicación de los atributos de memoria, lo que potencialmente podría conducir a una escalada de privilegios, divulgación de información o denegación de servicio, dependiendo de cómo PMA haga cumplir los límites de seguridad y aislamiento de la plataforma.
If you want to get the best quality for vulnerability data then you always have to consider VulDB.